SystemVerilog / VHDL / e 語言的專業 IDE 與除錯環境
AMIQ EDA 成立於 2005 年，專注於前端設計與驗證工程師每天真正在用的工具：一套理解硬體語言語意的整合開發環境。DVT 支援 SystemVerilog、Verilog、Verilog-AMS、UPF/CPF、PSS、VHDL 與 e 語言，符合 IEEE 1800、1647、1076、1801 等標準，可作為 Eclipse 平台外掛或 VS Code 擴充套件使用，讓團隊不必改變既有開發習慣。近年更全面導入 AI 輔助開發，從程式碼生成到 MCP 協定整合，讓 AI Agent 也能讀懂並操作既有的驗證環境。
前往官網為硬體描述語言打造的 IDE，符合 IEEE 1800/1647/1076/1801 標準，提供即時增量編譯、跨檔案跳轉、重構、程式碼補完與 AI 輔助生成，並內建 UVM/OVM/VMM 規範檢查與 OVM 轉 UVM 遷移精靈。
與模擬器透過網路連線的除錯附加模組，支援跨機器遠端除錯（含加密原始碼場景）。Debug Perspective 圖形介面整合中斷點、呼叫堆疊導覽、變數即時檢視與運算式監看，免除在編輯器與模擬器視窗間來回切換。
SystemVerilog／Verilog 靜態分析工具，符合 IEEE 1800 規範並具備 UVM 感知能力，可偵測非標準語法、delta-cycle 誤用、覆寫非虛擬方法、未使用變數與程式碼重複，並提供自訂規則 API 與 HTML 報告，找出編譯器抓不到的方法論違規問題。
前往官網直接由 Verilog、SystemVerilog、VHDL 與 e 語言原始碼產生文件，即使註解不足也能透過結構分析產出內容，可自動產生方塊圖、UML 類別圖、暫存器欄位圖與波形圖（WaveDrom 格式），並支援跨文件超連結。
前往官網實作 Model Context Protocol 標準，作為 AI Agent／LLM 與真實 HDL 專案之間的語意校對層，支援混合語言專案，相容 GitHub Copilot、Codex、Claude Code、Cursor 等主流 AI 助理，可在地端部署、不對外傳輸資料。
前往官網我們可以安排原廠技術簡報、評估授權（evaluation）與導入規劃，協助您的團隊快速上線。