時脈合成
Ring PLL
「一種架構適用絕大多數情境」的 24-bit 小數分頻合成器。
- 已在 TSMC、GF、UMC、Samsung、Intel 等最先進製程完成矽驗證
- 支援整數/小數模式,並可選配 SSCG、DPLL(抖動清除)、多相位、Deskew 等功能
- 另有採用 32kHz 參考時脈的 IoT PLL

從 IoT 到先進製程都覆蓋的低抖動時脈方案
Silicon Creations 的 PLL 以「一種架構適用絕大多數情境」為設計目標,並已在 TSMC、GF、UMC、Samsung、Intel 等最先進製程完成矽驗證。除了時脈方案,也提供多協定 SerDes 與各式類比基礎 IP。
「一種架構適用絕大多數情境」的 24-bit 小數分頻合成器。
超低抖動的 LC PLL,適用於 AFE、資料轉換器、高階 PHY 與 RF 時脈。
多協定 SerDes,速度可達 32G。
LVDS IO、Ring OSC、Bandgap(BG)、Power On Reset(POR)。
新增溫度感測方案,同時提供 BTSENS 與 RTSENS 兩種選擇。
我們可以安排原廠技術簡報、評估授權(evaluation)與導入規劃,協助您的團隊快速上線。